用于语音子频带编码的编解码器的设计与微处理机实现
来源期刊:东北大学学报(自然科学版)1985年第3期
论文作者:周崇经 张振川
文章页码:113 - 119
关键词:子频带编码;自适应差值脉码调制;预测系数;鲁搏因子;量化阶步值;
摘 要:本文基于Z-80微处理机设计并实现了一种适于语音子频带编码(SBC)的自适应差值脉码调制(ADPCM)编码器,在发送端,编码器把并行输入的16比特二进制数字信号压缩为3比特或4比特码字;在接收端,解码器将其恢复为原来的16比特,选择了最佳参数,3比特与4比特数编码分别能获得25和33分贝的信噪比,用不超过二十片集成电路实现的硬件编码器,以 Z-80A CPU作为算逻单元(4兆赫主频),对每一样值的处理时间小于3200个时钟周期,可接受的输入采样频率高于1200赫兹,能够用于语音(8000赫兹采样)八子频带实时编码,增加外部硬件乘法器可以大大提高编码器的处理速度,使可接受的输入采样频率大于4000赫兹,因此能够用于语音两子频带实时编码,文中对这种编码器的基本算法,阶步参数、计算机仿算和硬件实现进行了详细讨论。
周崇经,张振川
东北工学院计算机科学与工程系
摘 要:本文基于Z-80微处理机设计并实现了一种适于语音子频带编码(SBC)的自适应差值脉码调制(ADPCM)编码器,在发送端,编码器把并行输入的16比特二进制数字信号压缩为3比特或4比特码字;在接收端,解码器将其恢复为原来的16比特,选择了最佳参数,3比特与4比特数编码分别能获得25和33分贝的信噪比,用不超过二十片集成电路实现的硬件编码器,以 Z-80A CPU作为算逻单元(4兆赫主频),对每一样值的处理时间小于3200个时钟周期,可接受的输入采样频率高于1200赫兹,能够用于语音(8000赫兹采样)八子频带实时编码,增加外部硬件乘法器可以大大提高编码器的处理速度,使可接受的输入采样频率大于4000赫兹,因此能够用于语音两子频带实时编码,文中对这种编码器的基本算法,阶步参数、计算机仿算和硬件实现进行了详细讨论。
关键词:子频带编码;自适应差值脉码调制;预测系数;鲁搏因子;量化阶步值;